


PROIECT AEMC (II) NUMARATOARE

Numărătoare binare asincrone



La realizarea circuitelor numărătoare se folosesc circuite basculante bistabile de tip J-K, legate într-o configurație dictată de modul de aplicare a tactului (diferă la sincrone față de asincrone), schema fiind completată după caz cu o logică cu porți. Funcționarea bistabilului J-K, prezentată mai jos, este descrisă de tabelul de adevăr și de tabelul de stări.

t_n		t_{n+1}
J	K	Q
0	0	Q_n
0	1	0
1	0	1
1	1	$\overline{Q_n}$

Tabel de adevăr

Q_n	Q_{n+1}	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

Tabel de stări

Ca mod de simbolizare în desen, cu cerculeț se prezintă intrările active pe nivel logic 0 sau pe front căzător, literele ce identifică aceste intrări fiind barate.

Cele două tabele se referă la funcționarea sincronă (controlată de tact) a bistabilului. Circuitul este prevăzut și cu două intrări asincrone, acțiunea lor fiind independentă de aplicarea tactului:

- intrarea de setare \overline{S} : la aplicarea valorii 0 logic, ieșirea Q trece în 1 logic.
- intrarea de resetare \overline{R} : la aplicarea valorii 0 logic, ieșirea Q trece în 0 logic.

Trebuie menționat faptul că acțiunea intrărilor asincrone este prioritară în raport cu tactul, bistabilul rămânând în starea dictată de intrarea asincronă activată, indiferent de aplicarea tactului și a semnalelor de condiționare J și K.

În general, numărătoarele asincrone (sau cu transport intern) funcționează după cum urmează: impulsul de numărare α este introdus în prima secțiune a numărătorului, iar ieșirea fiecări secțiuni comandă intrarea de tact a secțiunii următoare.

Numărătorul asincron binar natural

Schema numărătorului binar natural de patru biți este prezentată în fig.2.1. În fig. 2.2 este diagrama ideea de impulsuri.

Funcționarea acestui tip de numărător este asincronă în raport cu impulsul de numărare recepționat la intrare.

Schema are dezavantajul că impulsul intern are o întârziere variabilă. Atunci când procesul trebuie oprit într-o anumită stare, determinată de numărul de impulsuri de numărare, dificultatea care apare este că următorul impuls de numărare este generat de procesul comandat înainte ca numărătorul să poată genera impulsul de oprire. Acesta este un factor de limitare.




Fig. 2.1




Fig. 2.2

Limitarea de viteză a numărătorului asincron rezultă din fig. 2.3, de exemplu, la tranziția din starea 7 (0111) în starea 8 (1000).




Fig. 2.3

Cu τ_A , τ_B , τ_C , τ_D s-au notat întârzierile în basculare ale bistabilelor A, B, C și respectiv D. Se observă că la momentul t_9 când se aplică al nouălea impuls, numărătorul are valoarea instantanee 0100, corespunzătoare valorii 4. Frontul căzător al impulsului 9 apare înainte ca bistabilele C și D să fi basculat. Aceste fenomene creează incertitudini în interpretarea stărilor.

Comercial este disponibil circuitul integrat SN 7493 – CDB493 sau echivalentul său MOS. Viteza maximă ce poate fi obținută cu astfel de numărătoare este de aproximativ 10 MHz. Ieșirea A nu este egată intern la următoarele bistabile,

de aceea, numărătorul poate lucra în unul din următoarele moduri:

- 1) Ca numărător de 4 biți, când ieșirea A trebuie legată la intrarea B. Impulsurile de numărare sunt aplicate intrării A. Divizările simultane cu 2, 4, 8 și 16 sunt trimise ieșirilor A, B, C, D (ca în tabelul de adevăr);
- 2) Ca numărător de 3 biți, când impulsurile de numărare se aplică intrării B. Frecvențele simultan divizate cu 2, 4 și 8 sunt disponibile la ieșirile B, C și D. Folosirea separată a bistabilului A este posibilă doar dacă funcția de resetare coincide cu resetarea numărătorului de 3 biți.

	D	C	B	A
	8	4	2	1
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	1	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1

Intrările de resetare respectă funcționarea din tabelul următor:

R ₀ (1)	R ₀ (2)	Stare numărător
0	0	numărare
0	1	
1	0	
1	1	ștergere

Numărătorul zecimal asincron

În multe aplicații de numărare, ciclul numărătorului binar de 4 biți trebuie scurtat la 10 stări, datorită sistemului de numărare uzual bazat pe sistemul numerelor zecimale.

Numărătorul are o secțiune A, care lucrează ca divizor binar prin 2 și trei secțiuni B, C, D formând un numărător în baza 5. Schema numărătorului este prezentată în fig. 2.4.




Fig. 2.4

Secțiunea A are ponderea cea mai mică a biților combinațiilor de cod. Intrarea de tact a bistabilului A este legată direct cu generatorul impulsurilor de numărare α . Ieșirea acestei secțiuni comandă intrările de tact ale bistabilelor D și B. Deoarece bistabilul D rămâne în starea zero în primele 7 impulsuri ale codului de numărare, iar ieșirea $\overline{Q}_D = 1$ în toată această perioadă, bistabilul B va funcționa ca divizor binar de impulsuri. Bistabilul D este păstrat în starea zero în primele 7 impulsuri de numărare deoarece intrarea J recepționează un semnal 0.

În pauza de după al șaptelea impuls al circuitului de numărare zecimal, poarta S_1 ce comandă intrarea J a bistabilului D , primește semnal 1 pe ambele intrări, astfel încât starea acestui bistabil va trece din 0 în 1 la al 8-lea impuls al ciclului de numărare. Ieșirea \overline{Q}_D trece acum din 1 în 0 , astfel încât intrarea $J_B = 0$, iar bistabilul B este blocat pentru următoarele operații de divizare binară a impulsurilor.




Fig. 2.5

În pauza de după impulsul al optulea, situația semnalelor de comandă la intrările bistabilului D se schimbă, astfel încât vom avea $J_D = 0$ și $K_D = 1$.

După al nouălea impuls, starea secțiunii A trece din 0 în 1 , astfel încât după al zecelea impuls, starea secțiunii D va trece din 1 în 0 (B și C sunt încă blocați). Starea numărătorului după al zecelea impuls va fi deci 0000 , care este combinația de pornire a numărătorului în cod BCD.

Diagrama de impulsuri a circuitului este dată în fig. 2.5.

Diagrama de impulsuri a numărătorului ține seama de următoarele observații:

- Tranziția dintr-o stare pară într-una impară determină pentru bistabilul A modificarea Q_A $0 \rightarrow 1$, deci un front crescător care nu poate afecta starea secțiunilor B, C, D .
- Pentru a vedea starea în care va evolua un anumit bistabil, observăm din diagramă nivelele logice aplicate intrărilor de condiție J, K , citindu-le în funcție de valorile Q_A, Q_B, Q_C, Q_D de înaintea aplicării tactului (frontului căzător al impulsului α). Ținând seama de prima observație, va prezenta interes doar observarea tranzițiilor din stările impare în cele pare (când se modifică valori pentru Q_B, Q_C, Q_D).

Intrări de reset				Ieșire			
$R_0(1)$	$R_0(2)$	$R_9(1)$	$R_9(2)$	D	C	B	A
1	1	0	X	0	0	0	0
1	1	X	0	0	0	0	0
X	X	1	1	0	0	0	0
X	0	X	0	numără			
0	X	0	X	numără			
0	X	X	0	numără			
X	0	0	X	numără			

Intrările asincrone sunt prioritare în raport cu tactul. Se observă că intrările R_9 au o prioritate mai înaltă în raport cu intrările R_0 .

În fig. 2.6 se prezintă modul de încapsulare pentru circuitul SN 7490, CDB490.





Fig. 2.6

Numărătoare asincrone binare din familia CMOS 4000

Din familia CMOS 4000 avem următoarele numărătoare asincrone binare: MMC4020, MMC4024, MC4040, MMC4060.

MMC4020 – numărător asincron de 14 biți, binar. Circuitul este de tip asincron (cu transport succesiv) de 14 biți, folosind etaje master – slave de tip T (divizoare prin 2).




Se observă că lipsesc ieșirile Q_2 și Q_3 . Numărătorul incrementează pe frontul negativ al fiecărui impuls la intrarea de tact. Nivelul 1 aplicat intrării RESET aduce toate ieșirile numărătorului în 0. Pe intrarea de tact este folosit un trigger Schmitt,

care permite lucrul cu impulsuri ale căror fronturi sunt oricât de lente. Toate ieșirile sunt prevăzute cu etaje tip buffer.

Viteza medie de operare este 16 MHz (tipic), pentru $V_{DD} = 10$ V.

MMC4024 – numărător asincron de 7 biți, binar. Circuitul este de tip asincron (cu transport succesiv) de 7 biți, folosind etaje master – slave de tip T (divizoare prin 2).




Numărătorul incrementează pe frontul negativ al fiecărui impuls la intrarea de tact. Circuitul este resetat (toate ieșirile trec în 0) când se aplică 1 pe intrarea RESET. Intrarea de tact este prevăzută cu trigger Schmitt, care permite lucrul cu impulsuri ale căror

fronturi sunt oricât de lente. Toate ieșirile sunt prevăzute cu etaje buffer.

Viteza medie de operare este 16 MHz (tipic), pentru $V_{DD} = 10$ V.

MMC4024 – numărător asincron de 12 biți, binar. Toate caracteristicile sunt identice cu cele menționate anterior, dar pentru 12 biți.



MMC4060 – numărător asincron de 14 biți, binar și oscilator. Numărătorul are aceleași caracteristici funcționale ca la circuitele menționate anterior (numără pe fronturile negative de la intrările T_1 sau T_0 , asigură reset când intrarea $REST = 1$). Nu sunt disponibile în exterior ieșirile Q_1, Q_2, Q_3 și Q_{11} . Configurația de oscilator permite proiectare de oscilator fie RC, fie cu cuarț (fig. 2.7).





Fig. 2.7

$$f \cong \frac{1}{2,2 R_t \cdot C_t}$$

$$C_t > 100 \text{ pF}$$

$$R_t > 1 \text{ k}\Omega$$

$$R_s \cong 10 R_t$$

Conectarea în cascadă a numărătoarelor binare asincrone

Circuitele MMC 4020, 4024, 4040, 4060 sunt numărătoare cu transport succesiv, utilizate mai ales în aplicații de divizare de frecvență. Legarea în cascadă necesită elemente externe (fig. 2.8).




Fig. 2.8

AEMC